PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-074929

(43)Date of publication of application: 26.03.1993

(51)Int.CI.

H01L 21/76 H01L 21/302

(21)Application number: 03-235851

(71)Applicant: FUJITSU LTD

(22)Date of filing:

17.09.1991


(72)Inventor: HASHIMI KAZUO

(54) PRODUCTION OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To facilitate the filling of a trench with a polysilicon, and to suppress crystal defects occurring in an element region when the trench is used for isolating elements with respect to the forming method for a trench.

CONSTITUTION: An etch-resistant coating film 3 having an opening designated for the formation of a trench is formed on a semiconductor substrate 1, and the substrate is etched by anisotropic etching techniques using a gas including silicon tetrachloride (SiCl4) and nitrogen (N2) while the coating is masked, so that a trench 4, is formed the internal wall of which is wider at the opening thereof.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-74929

(43)公開日 平成5年(1993)3月26日

(51)Int.Cl.⁵

識別記号 广内整理番号

FΙ

技術表示箇所

H 0 1 L 21/76 21/302

L 9169-4M

F 7353-4M

審査請求 未請求 請求項の数1(全 3 頁)

(21)出顯番号

(22)出願日

特顯平3-235851

平成3年(1991)9月17日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 橋見 一生

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一


(54) 【発明の名称 】 半導体装置の製造方法

(57)【 要約】

【目的】トレンチの形成方法に関し、トレンチ内へのポリシリコンの埋込を容易にし、且つトレンチを素子分離に使った場合に素子領域に生ずる結晶欠陥を抑制することを目的とする。

【構成】 半導体基板1 上にトレンチ形成部を開口した 耐食刻性の被膜3 を形成し、該被膜をマスクにして四塩 化シリコン(SiCL)と 窒素(Nz)と 不活性ガスとを含むガ スを用いた異方性エッチング法により 該基板をエッチン グして開口部が拡がった内壁を有するトレンチ4 を該基 板に形成するように構成する。

実施例の断面図



【特許請求の範囲】

【請求項1】 半導体基板(1)上にトレンチ形成部を開口した耐食刻性の被膜(3)を形成し、該被膜(3)をマスクにして四塩化シリコン(SiCL)と窒素(N2)と不活性ガスとを含むガスを用いた異方性エッチング法により該基板をエッチングして開口部が拡がった内壁を有するトレンチ(4)を該基板に形成することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に係り、特に素子分離等に利用されるトレンチの形成方法に関する。

【 0 0 0 2 】 デバイスの微細化に伴い、半導体基板上にトレンチ(溝) を形成してトレンチ内にポリシリコンを埋め込んで素子分離を行う半導体装置において、素子領域に生ずる結晶欠陥が素子内の接合に達しリークの原因となっていた。

【0003】本発明はこの問題に対処した方法として利用できる。

[0004]

【 従来の技術】図2 (A)~(F) は従来例によるトレンチ 形成を説明する断面図である。図2 (A) において、気相 成長(CVD) 法により、シリコン(Si)基板1 上に窒化シリコン(Si O_2)膜3 を順に成 長し、これらの膜をパターニングしてトレンチ形成領域 を開口する。

【 0 0 0 5 】図2 (B) において、SiO.膜3 をマスクにして、異方性エッチングにより 基板1 にトレンチ4 を形成する。次いで、SiO.膜3 を除去する。図2 (C) において、トレンチ4 の内壁に熱酸化によるSiO.膜5 を形成する。

【 0 0 0 6 】 図2 (D) において、CVD 法により、ポリシリコン膜6 をトレンチ4 内を埋め込んで基板上に堆積する。図2 (E) において、ポリッシング法により 基板表面のポリシリコン膜6 を除去すると、ポリシリコンを埋め込んだトレンチによって素子分離が完成する。

[0007]

【 発明が解決しようとする課題】図2 (F) において、従来のトレンチでは開口部の内壁が基板に垂直に形成されているため、トレンチ上に酸化膜キャップ8 を形成した場合、トレンチ上部の角にストレスの集中が起こり 結晶欠陥9 を生ずるという問題があった。

【0008】また、トレンチ内へのポリシリコンの埋込については、埋込が比較的容易なアンドープのポリシリコンを用いても、微細化されたトレンチ内への埋込は困難であった。

【 0 0 0 9 】 本発明はトレンチ内へのポリシリコンの埋込を容易にし、且つトレンチを素子分離に使った場合に 案子領域に生ずる結晶欠陥を抑制することを目的とす る。

[0010]

【課題を解決するための手段】上記課題の解決は、半導体基板(1)上にトレンチ形成部を開口した耐食刻性の被膜(3)を形成し、該被膜(3)をマスクにして四塩化シリコン(SiCL)と窒素(N2)と不活性ガスとを含むガスを用いた異方性エッチング法により該基板をエッチングして開口部が拡がった内壁を有するトレンチ(4)を該基板に形成する半導体装置の製造方法により達成される。

[0011]

【作用】本発明ではトレンチの開口部が基板表面に向かって拡がって(テーパ形状に)形成できるため、ポリシリコンの埋込が容易になり、且つ酸化膜キャップの形成時に生ずる開口部角のストレス集中が緩和され、素子領域に生ずる結晶欠陥が少なくなる。

【 0 0 1 2 】トレンチをテーパ形状に形成するために、本発明者は四塩化シリコン(SiCL)と 窒素(N₂)と 不活性 ガスを用いた異方性エッチングによる方法を開発した。 【 0 0 1 3 】

【 実施例】図1 (A)~(E) は本発明の一実施例によるトレンチ形成を説明する断面図である。

【 0014 】図1 (A) において、CVD 法により、Si基板 1 上に厚さ 1000 ÅのSi₃N₄ 膜2 と厚さ 8000 ÅのSiO₃膜3 を順に成長し、これらの膜をパターニングしてトレンチ 形成領域を開口(開口幅 $0.8\,\mu\,\mathrm{m}$) する。

【 0015 】図1 (B) において、SiO₂膜3 をマスクにして、異方性エッチング法として反応性イオンエッチング (RIE) 法を用いて基板1 にトレンチ4 を形成する。トレンチ4 は深さ $4.5\,\mu$ m、上部の開口幅 $0.8\,\mu$ m、下部の開口幅 $0.25\,\mu$ mである。

【 0 0 1 6 】トレンチ4 をテーパ形状に形成するための RIE 条件の一例を次に示す。

エッチングガズ: SiCl 200 SCCM

N₂ 40 SCCM He 30 SCCM

ガス圧力: 0.10 Torr RF 電力: 450 ♥

エッチング時間: 330 sec

上記のHeについては、不活性ガスであれば何でもよい。 【0017】エッチングの際、トレンチ4の内壁の斜面 に堆積物7が堆積する。次いで、SiO₂膜3と堆積物7と を同時に除去する。この際の除去条件の一例は、5%の フッ酸(HF)に3分浸漬する。

【 0 0 1 8 】図1 (C) において、トレンチ4 の内壁に熱酸化による厚さ 500 ÅのSiO2膜5 を形成する。図1 (D) において、CVD 法により、ポリシリコン膜6 をトレンチ4 内を埋め込んで基板上に堆積する。

【 0 0 1 9 】図1 (E) において、ポリッシング法により、Si₃N₄ 膜2 をストッパとして基板表面のポリシリコン膜6 を除去すると、ポリシリコンを埋め込んだトレン

チによって素子分離が完成する。

[0020]

【 発明の効果】トレンチ内へのポリシリコンの埋込が容易になり、且つトレンチを素子分離に使った場合に素子 領域に生ずる結晶欠陥を抑制することができた。

【0021】この結果、素子領域の接合破壊の発生を抑制することができた。


【図面の簡単な説明】

【図1】 本発明の一実施例によるトレンチ形成を説明 する断面図

【 図2 】 従来例によるトレンチ形成を説明する断面図

【図1】

実施例の断面図



【符号の説明】

- 1 半導体基板でSi基板
- 2 Si₃N₄膜
- 3 耐食刻膜でSiO₂膜
- 4 トレンチ
- 5 熱酸化SiO₂膜
- 6 ポリシリコン膜
- 7 堆積物
- 8 酸化膜キャップ
- 9 結晶欠陥

【図2】

従来例の断面図

